Cools công bố công nghệ mới cho đế thủy tinh dùng trong chip AI: "Mở rộng tới interposer thủy tinh diện tích lớn"

Cools, doanh nghiệp công nghệ trong lĩnh vực đóng gói bán dẫn tiên tiến, sẽ công bố công nghệ mới về kim loại hóa lỗ xuyên thủy tinh (TGV) trên đế thủy tinh dùng cho chip bán dẫn AI.

Theo thông tin Cools (쿨스) đưa ra ngày 19/8, ông Cho Jin-hyun, Giám đốc điều hành Cools, sẽ tham gia với tư cách diễn giả tại hội thảo "CPO và đóng gói tiên tiến: Chìa khóa đổi mới hiệu năng bán dẫn AI", tổ chức ngày 27/8 tại Trung tâm Hội nghị Suwon.

Đơn vị tổ chức hội thảo là Hiệp hội Công nghiệp Lắp ráp Hàn Quốc (KPIA), cơ quan thư ký trong nước của IEC TC91 — tổ chức tiêu chuẩn hóa quốc tế về công nghệ lắp ráp điện tử — đồng thời là tổ chức hợp tác phát triển tiêu chuẩn (COSD). Đây là hiệp hội ngành quy tụ các doanh nghiệp và viện nghiên cứu trong lĩnh vực đóng gói bán dẫn và lắp ráp điện tử.

Tại hội thảo, ông Cho sẽ trình bày chủ đề "Công nghệ lõi thủy tinh mới đáp ứng diện tích lớn cấp PLP", đề cập tới kim loại hóa TGV và lấp đầy via — hai bài toán khó nhất trong việc thương mại hóa đế thủy tinh thế hệ tiếp theo.

TGV là các lỗ siêu nhỏ xuyên thẳng đứng qua đế thủy tinh để nối các lớp dây dẫn phía trên và phía dưới. Với TGV có tỷ lệ chiều sâu trên đường kính cao, phương pháp phún xạ khó tạo được lớp màng đồng đều xuống tận phần dưới của thành bên, còn phương pháp mạ hóa học ướt lại hoạt động theo cơ chế phân tán rồi phát triển các mầm xúc tác kim loại nên có thể để lại những vùng không bám dính.

Những vùng không bám dính này trở thành khuyết tật giao diện ban đầu, nơi hiện tượng bong tách bắt đầu trong các chu kỳ nhiệt hoặc môi trường nhiệt ẩm. Trong đóng gói tiên tiến, nơi hàng chục nghìn đến hàng trăm nghìn TGV được tạo trên một tấm thủy tinh diện tích lớn, một khuyết tật giao diện cục bộ cũng quyết định toàn bộ hiệu suất sản xuất và độ tin cậy dài hạn.

Cools giải quyết vấn đề này bằng hai công nghệ.

Thứ nhất là thiết kế giao diện, chuyển đổi trước toàn bộ thành trong của lỗ thủy tinh thành một giao diện chức năng ái lực kim loại liên tục. Thay vì gắn các hạt kim loại trước, phương pháp này hình thành trước một giao diện có khả năng kim loại hóa liền mạch trên toàn bộ via.

Thứ hai là kiến trúc điện cực tự lan truyền (SPEA, Self-Propagating Electrode Architecture). SPEA đặt điện cực cố định chỉ ở phần dưới via hoặc ở một số vùng nhất định, sau đó các vùng mà kim loại phát triển tới sẽ lần lượt được chuyển thành điện cực. Nhờ vậy, quá trình lấp đầy diễn ra tuần tự từ dưới lên trên, không xảy ra tình trạng phần trên của via bị bịt trước hay còn sót đường nối và khoảng trống bên trong.

Ông Cho nói: "Đế lõi thủy tinh và interposer thủy tinh khác nhau về kích thước via và mật độ dây dẫn, nhưng nguyên lý chế tạo là như nhau", đồng thời cho biết: "Trong bài trình bày lần này, tôi sẽ đưa ra cách xây dựng một nền tảng kim loại hóa TGV duy nhất đáp ứng được cả tấm panel diện tích lớn cấp PLP, chứ không phải quy trình mạ từng via riêng lẻ".

Tính đến hiện tại, Cools nắm giữ 118 đơn đăng ký sáng chế nộp tại Cơ quan Sở hữu trí tuệ Hàn Quốc liên quan đến đóng gói đế thủy tinh. Công ty đã xây dựng danh mục quyền sở hữu trí tuệ bao trùm toàn bộ quy trình đóng gói đế thủy tinh, gồm liên kết thủy tinh - kim loại, giao diện kim loại hóa chức năng liên tục, hình thành lớp mầm TGV, thành bên lưu trữ ion kim loại, SPEA, lấp đầy tuần tự, cấp điện cho panel diện tích lớn và lớp tái phân bố dây dẫn.

Cools là doanh nghiệp công nghệ phát triển các kỹ thuật về giao diện, liên kết, kim loại hóa và quản lý nhiệt phục vụ đóng gói bán dẫn tiên tiến. Công ty đang tham gia các chương trình ươm tạo doanh nghiệp như IBK Changgong Busan khóa 15 và KDB NextOne Busan khóa 5.